# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平6-104942

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 4 L 27/18

B 9297-5K

H 0 3 M 13/12

8730-5 J

H 0 4 L 25/08

B 8226-5K

審査請求 未請求 請求項の数1(全 13 頁)

(21)出願番号

特願平4-252437

(22)出願日

平成 4年(1992) 9月22日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 轟 俊哉

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

# (54) 【発明の名称 】 データ伝送方式

# (57)【要約】

【目的】符号化変調方式を用い送信側が畳込み符号器を 有し、受信側がビタビ復号器を有する通信装置によるデ ータ伝送方式において、情報速度が可変の場合において も、同一の変復調器が使用可能なデータ伝送方式を提供 し、かつ、使用帯域の範囲を同一として、データ伝送方 式の周波数帯域の有効利用を図る。

【構成】送信側では畳込み符号器41の出力と情報ビッ トのみの出力との2系統の信号を生成してこの2系統の 信号を周期的に切り換えるセレクタ10を備えて符号化 率可変の符号器を作り、受信側では指定した送信側の畳 込み符号器41の信号を復号するビタビ復号器を備え、 さらに情報ビットのみの受信シンボルが入力されたとき のみ、枝メトリックを再構成する回路12,13と、情 報ビットのみの中で符号化に依存しないビットを指定す る回路14,19,20を付加している。



1

#### 【特許請求の範囲】

【請求項1】 送信側においてシリアルデータを並列変換して畳み込み符号化により冗長ビットを付加する第1のデータ系列信号と前記冗長ビットを外して代りにデータビットを付加する第2のデータ系列信号とを出力する直列並列変換手段と、前記第1のデータ系列を入力して前記冗長ビットを出力する畳み込み符号化手段と、前記第1のデータ系列信号に前記冗長ビットを付加した符号化信号と前記第2のデータ系列とを入力して所定の周期で交互に選択する選択手段と選択された信号を二次元の 10信号点に写像する機能を備え、

受信側において復調された二次元のIチャネル、Qチャ ネル軟判定データを入力して前記符号化信号ならびに前 記第2のデータ系列信号と各信号点との尤度を求める枝 メトリックデータを出力する枝メトリック発生手段と、 前記第2のデータ系列信号に対応する枝メトリックデー タを入力してその大小関係を調べる比較手段と、前記比 較手段の結果を入力して再編成された枝メトリックデー タを選択する第1の選択手段と、前記第1の選択手段の 出力データと前記符号化信号に対応する枝メトリックデ 20 ータとを周期的に選択する第2の選択手段と、前記第2 の選択手段の出力である枝メトリックと前時刻までの生 き残りパスのメトリックとを加算し、ある状態に合流す る最も確からしいパスを選択するACS(AddCom pare Select)回路と生き残りパスを記憶す るパスメモリと現時刻の最尤のパスメトリックを求める 最尤パス判定器と再尤パス判定器の情報により、現時刻 の復号ビットの推定値をパスメモリより出力する最尤パ ス判定手段と、前記比較手段の比較結果を示す出力信号 を前記最北パス判定手段を通過する時間に対応して一定 30 期間保持する保持手段と、前記保持手段の出力信号を入 力し前記最尤パス判定手段の出力信号の制御により前記 第2のデータ信号の推定付加ビットを選択する第3の選 択手段と、前記最尤パス判定手段の出力信号と前記第3 の選択手段の出力信号とを入力して並列直列変換する手 段とを有することを特徴とするデータ伝送方式。

#### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、データ伝送方式に関し、特に畳込み符号器およびビタビ復号器と多相又は多 40値ディジタル無線変復調装置とを備えたデータ伝送方式において、変調方式を一定にしたままで情報速度を上げた場合でも変調速度が変わらないデータ伝送方式に関する。

## [0002]

【従来の技術】一般に多相位相変調又は多値振幅変調方式において、1信号点のシンボルがNビットの場合に、 $2^N$  個の信号点を配置することができる。さらにNビットの各シンボルに対して、例えば1ビットの冗長ビットを付加することにより、2次元に配列される信号点は250

N+1 個となり、信号点が2倍となる。この2N+1 個の信号点は、任意の2個の信号点のユークリッド距離よりも、部分集合に属する2個の信号点間のユークリッド距離が大きくなるように集合分割がなされている。符号化は有限状態メモリの状態遷移を使っていくつかの系列のみが有効となるように状態間の遷移に応じて、対応する部分集合を選択していく。このように符号化された信号系列を受信側で復号する際には、最ゆう復号法として知られているビタビアルゴリズムが用いられる。

2

【0003】従来、この種のデータ伝送方式は、図6に示すように、送信側は、畳み込み符号器41、信号点配置を設定するマッピング回路42、例えばN=3ビットとして8信号点を作成し、この8信号点を入力して位相変調する8PSK変調器43から構成される。受信側は、8PSK復調器44、ビタビ復号器45から構成される。ここで畳み込み符号器41の各信号点の出力値(y2,y1,y0)はマッピング回路42を使って図4で示す位置にマッピングされ、8相位相変調(8PSK)変調器43によって変調され、通信路へ伝送される。伝送中に雑音が付加された8相位相変調信号は、8PSK復調器44で復調され、Mビット軟判定Ich,Qchデータを得る。このmビット軟判定Ich,Qchデータを得る。このmビット軟判定Ich,Qchデータを得る。このmビット軟判定Ich,Qchデータを得る。このmビット軟判定Ich,Qchデータ系列dが求められる。

【0004】次に従来の畳込み符号器41の動作を図1 2により説明する。初めに畳込み符号器41は入力端子 77, 78の前に備えられたシリアルパラレル変換器7 6を通して並列変換された情報ビットx1, x2を入力 する。今、符号化率2/3とすると本符号器は、入力端 子77, 78から入力された情報ビットx1, x2とレ ジスタ82,83の出力との排他的論理和を行ない、排 他的論理和回路85、86から出力される。この出力は それぞれレジスタ83、84に格納される。この時符号 化データとして情報ビットx1, x2の出力y1, y2 と冗長ビットy0を付加して(y2, y1, y0)を出 力する。本符号器は情報ビット x 1, x 2 が入力される 毎に上記の動作を繰り返し、その毎に(y2, y1, y 0) を出力する。出力されたデータ (y 2, y 1, y 0) は図4で示す位置にマッピングされる。次に符号化 率を3/4の信号が入力された場合に、畳込み符号器は 前述の符号器をそのまま使用するとすれば、情報ビット x1, x2, x3の3ビットに対して前述のx1, x2 に依存して決まる冗長ビットy 0を付加して4ビットと なる。ここでx3は誤り訂正符号化、すなわち畳み込み 符号化を通さない非符号化ビットx3が入ることにな る。また、1シンボルは(x1, x2, x3, y0)と なるので、前述のデータ伝送システム (図6) で説明し た8 P S K 変調器を使用できず、1 シンボル4 ビット構 成の例えば16QAM変調器を用意する必要がある。

【0005】次にビタビ復号器45の動作を図13の構

成図、およびACS (Add Compare Sel ect)回路の内部構成を示す加算回路50~53、お よび比較器54、セレクタ55を含む図10と、セレク 夕回路を含む図11により説明する。図13において、 8相PSK信号の場合に復調された入力端子87、88 からのmビット軟判定Ich、Qchは、枝メトリック 発生器89により、図4に示した各8相信号点と受信点 との尤度(ブランチメトリックと呼ぶ) BMO, BM 1, …BM7が求められる。BM0~BM7はACS回 路90に入力される。なお、図9は、畳込み符号器のト レリス遷移を表した図である。図10に示すようにAC S回路90のトレリス遷移図に示される0状態の処理と LTLBMO + PMO, BM4 + PM2, BM2 + PM4, BM6+PM6が加算器50, 51, 52, 53に より計算され、最も尤度が高いパスメトリックが比較器 54によって算出し、セレクタ55により選択され、次 時刻でのPMOとなる。ここで4状態から遷移したもの が選ばれたとする。この選択されたパスに連動して図1 1のセレクタ56,60,64,68のセレクト信号S EL0によってパスメモリ内の4状態シフトレジスタ7 6に蓄積されているパスの履歴が、0状態シフトレジス タ76へ右に1つシフトされて格納され、0状態シフト レジスタ76には遷移間出力値である2つの情報ビット "01"が格納される。同様に1,2,…,7状態に関 しても図9に示すトレリス遷移に従う回路によって上記 操作が同時に実行される。受信シンボルが入力される毎 にPM0~PM7の最尤値が最尤パス判定器92によっ て検出され、セレクタ72によって最尤パスの状態をも つシフトレジスタの最終段の出力が選択され、推定復号 ビットを示す推定値 x 2, x 1を得る。

# [0006]

【発明が解決しようとする課題】この従来のデータ伝送 方式では、前述したように例えば符号化率2/3で8 P S K 変復調であったものが、符号化率3/4とすると、 16 Q A M 変復調器を使用しなくてはいけなくなる。す なわち、従来の符号化変調方式では、変調速度を一定に して情報速度を上げた場合には、少なくとも同一の変復 調装置を用いて対応できない欠点があった。

【0007】本発明の目的は変調速度を一定にして情報 速度を上げた場合でも、従来の畳込み符号器および変復 40 調装置を変更することなく、データを伝送できるデータ 伝送方式を提供することにある。

#### [0008]

【課題を解決するための手段】本発明のデータ伝送方式は、送信側においてシリアルデータを並列変換して畳み込み符号化により冗長ビットを付加する第1のデータ系列信号と前記冗長ビットを外して代りにデータビットを付加する第2のデータ系列信号とを出力する直列並列変換手段と、前記第1のデータ系列を入力して前記冗長ビットを出力する畳み込み符号化手段と、前記第1のデー 50

タ系列信号に前記冗長ビットを付加した符号化信号と前 記第2のデータ系列とを入力して所定の周期で交互に選 択する選択手段と選択された信号を二次元の信号点に写 像する機能を備え、受信側において復調された二次元の I チャネル、Qチャネル軟判定データを入力して前記符 号化信号ならびに前記第2のデータ系列信号と各信号点 との尤度を求める枝メトリックデータを出力する枝メト リック発生手段と、前記第2のデータ系列信号に対応す る枝メトリックデータを入力してその大小関係を調べる 比較手段と、前記比較手段の結果を入力して再編成され た枝メトリックデータを選択する第1の選択手段と、前 記第1の選択手段の出力データと前記符号化信号に対応 する枝メトリックデータとを周期的に選択する第2の選 択手段と、前記第2の選択手段の出力である枝メトリッ クと前時刻までの生き残りパスのメトリックとを加算 し、ある状態に合流する最も確からしいパスを選択する ACS (AddCompare Select) 回路と 生き残りパスを記憶するパスメモリと現時刻の最尤のパ スメトリックを求める最尤パス判定器と再尤パス判定器 の情報により、現時刻の復号ビットの推定値をパスメモ ・リより出力する最尤パス判定手段と、前記比較手段の比 較結果を示す出力信号を前記最尤パス判定手段を通過す る時間に対応して一定期間保持する保持手段と、前記保 持手段の出力信号を入力し前記最尤パス判定手段の出力 信号の制御により前記第2のデータ信号の推定付加ビッ トを選択する第3の選択手段と、前記最尤パス判定手段 の出力信号と前記第3の選択手段の出力信号とを入力し て並列直列変換する手段とを有する。

#### [0009]

30

る。図1は、本発明の一実施例のデータ伝送方式のブロ ック図である。図2は、本実施例の受信側の要部である データ系列を復号する復号器のブロック図である。 【0010】まず、図1の実施例の送信側は入力端子3 9から情報速度flbps(bitper secon d) の信号系列を直並列変換器40により、3本のデー タ系列 2 2, 2 1, 2 0 に分割する。このとき、各信号 系列の情報速度は、 2 2 を f r / 7, 2 1 を 3 f r / 7, z 0 を 3 f<sub>I</sub> / 7 b p s である (図 3 参照)。 z 1, z 0 は符号化率 2 / 3 の畳込み符号器 4 1 へ 3 f T / 7 毎に入力される。畳込み符号器41は、図14に示 すが、符号器自体は従来例の図12と同様である。図1 4において、20とレジスタ31の出力, 21とレジス タ32の出力はそれぞれ排他的論理和34,35にそれ ぞれ入力し、レジスタ33の出力、排他的論理和34、 35の出力は、それぞれシフトレジスタ31,32,3 3に入力し、符号化データとして、(z1, z0, P) を出力する。ここで、Pはシフトレジスタ33からの出 力で冗長ビットを表す。最終的な符号器の出力値(y 2, y 1, y 0) は、セレクタ 1 0 により、(z 2, z

【実施例】次に本発明について図面を参照して説明す

5

1, z0) 又は(z1, z0, P) のどちらかを得るの で、符号化率は7/9となる。従来例に適用すると、情 報速度は (6/7) f<sub>I</sub> bpsとなる。また、変調速度 は実施例, 従来例共に (3/7) f<sub>I</sub> baud (ボー) となり、情報速度を上げたにもかかわらず変わっていな ٧ \ .

【0011】この処理の過程を示したタイミングチャー トが図3である。D0, D1, …, D13, D14, … のデータ系列 d は、 z 2 系列として D 0, D 7, … であ り、z1系列としてD1, D3, D5, D8, D12, …であり、z 0 系列としてD 2, D 4, D 6, D 9, D 11, D13, …の各系列に分割される。次にセレクタ 10によって3まず畳込み符号器41の出力(D1, D 3, P1, 2) が選ばれ、次いで、同じく畳込み符号器 41の出力(D3, D4, P3, 4)が選ばれ、最後 に、(z2, z1, z0)の組である(D0, D5, D 6) が選択される。このように、D5, D6により得ら れた冗長ビットP5bを捨てて、代りにD0を加えた (D0, D5, D6) の信号点を送信しても、受信側で 従来のビタビ復号器に、後述するこのシンボル区間のブ 20 ランチメトリックの与え方については後述するが、DO の復号方法によって、D0, D5, D6は、多少の劣化 を伴なうが復号できる。以後この繰り返してセレクタ1 0を選択していく。

【0012】次に受信側のビタビ復号器の動作を図2に より説明する。まず、入力端子21,22から入力され たmビット軟判定Ich, Qchデータr=(r1, r 0) は枝メトリック発生器11により、図4に示すよう に、各8相信号点と受信点との尤度(ブランチメトリッ クと呼ぶ) BM0, BM1, …, BM7が求められる。 最初に受信したシンボルが畳込み符号器41から出力さ れた冗長ビットを含むとすると、セレクタ15はA側を 選択し、BMO (ダッシュ), BM1 (ダッシュ), …, BM7 (ダッシュ) を出力する。セレクタ15の出 力であるブランチメトリックはACS回路16に入力さ れる。畳込み符号器のトレリス遷移を表した図9に示す ように、各行は状態0~7の8つの状態を示す。0状態 を例にとって考えると、0状態は0,2,4,6状態か ら遷移したパスの合流点となっていて、その遷移間出力 値は0, 4, 2, 6である。したがって、図10に示す 40 ようにACS回路16の0状態の処理としてはBM0 (fy) = (fy) + PM0, BM4 (fy) = (fy) + PM2, BM2 (ダッシュ) + PM4, BM6 (ダッシュ) + P M6が加算器50, 51, 52, 53により計算され、 最も尤度が高いパスメトリックが比較器54によって算 出し、セレクタ55により選択され、次時刻のPMOと なる。ここで、4状態から遷移したものが選ばれたとす ると、この選ばれたパスに連動して、セレクタ56,6 0,64,68のセレクト信号SEL0によってパスメ

スの履歴が0状態シフトレジスタ76に右に1つシフト されて格納され、0状態シフトレジスタ76の初段には 遷移間出力値であるこの情報ビット"01"が格納され る。同様に、1,2,…,7状態に関しても図9に示す トレリス遷移図に従う回路によって、上記操作が同時に 実行される。受信シンボルが入力される毎に、PMO~ PM7の最尤値が最尤パス判定器18によって検出さ れ、セレクタ72によって最尤パスの状態をもつシフト レジスタの最終段の出力値が選択され、推定復号ビット の推定値 z 1, z 0を得る。

6

【0013】次に冗長ビットを捨てて代りに情報ビット D O を付加されている場合の復号処理を説明する。前述 したように、送信シンボル(y2, y1, y0)は畳込 み符号器の出力で、2次元座標(SI, SQ)のある点 に写像されている。受信点(r<sub>I</sub>, r<sub>Q</sub>) とこの8つの送 信点  $(S_I, S_Q)$  との間のブランチメトリックは、冗 長ビットを削減していない受信シンボルでは従来例と同 じ方法でBM2 (ダッシュ) ~ ВМ7 (ダッシュ) が算 出できる。しかし、冗長ビットが削除されていて、替わ りに情報ビットが付加されている場合のブランチメトリ ックの算出方法は異なる。まず、送信側で(Dn, Dn +1, Pn, n+1) の替わりに (Dn-5, Dn, D n+1) を送っているため、(Dn, Dn+1, Pn, n+1) の形に戻して考えなくてはならない。そこで、 Pn, n+1はわからないため、送信シンボルは(D n, Dn+1, 0) 又は (Dn, Dn+1, 1) の2通 りが考えられる。 Dn, Dn+1は0, 1の値を取るの で実際に、{(0,0,0),(0,0,1)},  $\{(0, 1, 0), (0, 1, 1)\}, \{(1, 0, 1, 1)\}$ 0), (1, 0, 1)}, {(1, 1, 0), (1, 1, 1) } の4つのグループのいずれかであると推定さ れる。

信点が冗長ビットを捨てて代りに情報付加ビットがある 場合のブランチメトリックの求め方について説明してい く。しきい値判定により、この受信点rのシンボルは (0, 0, 1) と推定される。各グループの送信シンボ ルのどちらで送られたのか確定できないので、実際のブ ランチメトリックは同じ値とする方が妥当である。そこ で送信シンボルが、{(0,0,0),(0,0, 1) } , { (0, 1, 0) , (0, 1, 1) } , { (1, 0, 0), (1, 0, 1) }, { (1, 1, 0), (1, 1, 1) となる可能性の度合を求めてい く。送信シンボルが (Dn-5, Dn, Dn+1) のと きでもブランチメトリックBM0~BM7と与えられて いる。例えば、BM3は受信点のシンボル (0,0, 1) と送信点3のシンボル(0,1,1) に対するブラ ンチメトリックであり、(0,1,1)が雑音によって (0,0,1)に変化する可能性の度合を示すものであ モリ内の4状態シフトレジスタ76に蓄積されているパ 50 る。さらに、BM3は(0,1,1)の下線部となる可

【0014】次に、受信点が図5の位置にあり、この受

能性の度合も含んでいるので、{(1, 1, 0),

(1, 1, 1) } が送信シンボルと仮定した場合のブラ ンチメトリックとして用いることもできる。また、BM 7は(1, 1, 1)が雑音によって(0, 0, 1)に変 化する可能性の度合を示し、(1,1,1)の下線部下 の2数字が1,1となる可能性の度合も含んでいる。し たがってBM3とBM7は、どちらもグループ { (1, 1, 0), (1, 1, 1)} が送信シンボルである度合 を示すブランチメトリックであり、最終的にBM3とB M7の大きい方が、(1, 1, 0)に対するブランチメ トリック、BM6 (ダッシュ) =MAX {BM3, BM 7}, (1, 1, 1) に対するブランチメトリック, B M7 (ダッシュ) となる。同様に、{(0,0,0), (0, 0, 1) } のグループでは、BMOとBM4の大 きい方が(0,0,0)に対してВМО(ダッシュ) (0,0,1)に対してBM1(ダッシュ){(0, 1, 0), (0, 1, 1)} のグループでは、BM1と BM5の大きい方が(0,1,0)に対してBM2(ダ ッシュ) (0, 1, 1) に対してBM3 (ダッシュ) {(1, 0, 0), (1, 0, 1)} のグループでは、 (1, 0, 0) に対してBM2とBM6の大きい方がB M4 (ダッシュ) (1, 0, 1) に対してBM5 (ダッ シュ)となる。各グループのBMiとBM(i+4) (i=0, 1, 2, 3) の大きい方を選び出す処理は、 図2の比較器6, 7, 8, 9で各BM i とBM (i+ 4) の大小を比較し、セレクタ13A, 13B, 13 C, 13Dで大きい方を選ぶことで行なわれる。このと きセレクタ15はB側が選択される。セレクタ15のA 側、B側選択のタイミングは図7に示す通りである。B M0 (ダッシュ) ~ ВМ7 (ダッシュ) が求められれ ば、上述と同様にACS回路16,最尤パス判定器18 とパスメモリ17を動作させる。また、比較器12A~ 12Dで得られた選択信号は付加ビットz2を推定する ためにシフトレジスタ14A~14Dに入力される。

【0015】このシフトレジスタ14A~14Dとセレ クタ20の関連動作を説明する。冗長ビットを削除した 送信シンボル (Dn-5, Dn, Dn+1) の場合、D n, Dn+1の復号は、BM0~BM7からBM0 (ダ ッシュ)·~BM7(ダッシュ)を作り、ACS回路に入 力することで可能となる。しかし、Dn-5はビタビ復 40 号器で復号されていないので、別に処理回路を設ける必 要がある。ビタビ復号器でDn, Dn+1が復号される 過程において、ACS回路では、送信された(Dn, D である場合の可能性の度合を入力した。この(0,0) (0, 1) (1, 0) (1, 1) の各組に応じてDn-5の候補が結びつけられる。つまり { (0, 0, 0), (1, 0, 0) },  $\{(0, 0, 1), (1, 0, 0)\}$ 1) }, {  $(0, \underline{1}, \underline{0})$ ,  $(0, \underline{1}, \underline{1})$  }, {(0, 1, 1), (1, 1, 1)} (下線部がDn,

8

Dn+1の組を示す)の各グループの各信号点を受信点と比較して近い方を選ぶことである。比較器 $12A\sim12D$ で選択された各グループのDn-5の候補は、各シフトレジスタ $14A\sim14D$ で遅延させられ、ビタビ復号器で復号された推定値z1, z2 (Dn, Dn+1)の和に対応するものが各シフトレジスタの出力からセレクタ20により選ばれ、Dn-5の推定値22となる。

#### [0016]

【発明の効果】以上説明したように本発明は、送信側で 10 は、従来の畳込み符号器の出力と情報ビットのみの2種 類のデータ信号出力をある一定間隔で切り換えることに より、符号化率が可変となる符号器を含んで構成し、受 信側では、従来の畳込み符号器に対応するビタビアルゴ リズムを実行する機能と、情報ビットのみの出力に対す る受信シンボルのデータ信号に対応してブランチメトリ ックを再構成し、( z 2, z 1, z 0) のうちの推定値 z 2 を推定する機能を付加したので、同一の変復調器を 備えた既設のデータ伝送回線を用いて、変調速度を一定 にしたままで、情報速度が上げられる効果がある。ま 20 た、ビタビ復号器に関して、ACS回路、パスメモリが 共用できるのでLSI化に適している。さらに既設のデ ータ伝送回線の使用可能な帯域の範囲内で、情報速度が 可変なデータ信号を伝送できるので、既設の周波数帯域 の有効利用に多大の効果がある。

### 【図面の簡単な説明】

- 【図1】本発明の一実施例のブロック図である。
- 【図2】本実施例の要部である復号器のブロック図であ ス
- 【図3】本実施例の動作を説明するタイミングチャート 30 ・である。
  - 【図4】本実施例および従来例に共通の信号点の説明図である。
  - 【図5】本実施例の信号点の説明図である。
  - 【図6】従来のデータ伝送方式の説明図である。
  - 【図7】本実施例のタイミングの説明図である。
  - 【図8】本実施例のタイミングの説明図である。
  - 【図9】一般的な符号化率2/3のトレリス遷移図である。
  - 【図10】一般的なACS回路の要部の構成図である。
  - 【図11】一般的なACS回路の要部の説明図である。
  - 【図12】従来の符号器の構成図である。
  - 【図13】従来のビタビ復号器の構成図である。
  - 【図14】本実施例の要部の符号器を含む構成図である。

## 【符号の説明】

- 10, 13A~13D, 15, 20 セレクタ
- 11 枝メトリック発生器
- 12 比較器群
- 12A~12D 比較器
- 50 13 セレクタ群

排他的論理和回路


34, 35

9		10
14 シフトレジスタ群	3 9	入力端子
14A~14D, 31~33 シフトレジスタ	4 0	直列並列変換回路
16 ACS回路	4 1	畳込み符号器
17 バスメモリ	4 2	マッピング回路
18 最尤パス判定器	43	8PSK変調器
19 並列直列変換器 (P/S)	4 4	8 P S K 復調器


【図3】


Do  D1   D2   D3   D4   D5   D6   D7   D8   D9   D10   D11   D12   D14	Do Dr	D1 D3 D5 D8 D10 D12	Dz   D4   D6   D9   D11   D13	D1 D3 D0 D8 D10 D7	D2   D4   D5   D9   D11   D12	P1,2   P3,4   D6   P8,9   P10,11   D13
ਾਹ	77	$\mathbf{Z}_{1}$	82	<u>Y</u> 2	7,1	Yo
入ガデータ		直並列変換器 40 人 の出力信号			セレクタ 10 の出力信号 <b>〈</b>	


【図1】




【図2】

















【図8】




【図10】




【図11】



【図12】



【図14】



31,32,33:シフトレジスタ 34,35:排他的論理和回路

【図13】

